{"ok":true,"entity":{"id":"advanced-packaging","name":"Advanced Packaging","entityType":"concept","officialName":"Advanced Packaging（先端パッケージング）","canonicalName":"Advanced Packaging","displayName":"Advanced Packaging","category":"半導体実装技術（2.5D/3D・ヘテロジニアス集積）","shortDescription":"先端パッケージングは、複数のチップ（チップレットやメモリ）を2.5D・3D積層やファンアウトなどの手法で一つのパッケージに高密度に統合する半導体実装技術の総称です。TSMCは3DFabric（SoIC、CoWoS、InFO）を提供し、ASEは2026年の設備投資を過去最高の105億米ドルに引き上げたと報じられています（2026年7月時点）。","primaryCluster":"semiconductors","parentEntity":null,"verificationStatus":"draft","website":"https://www.tsmc.com/english/dedicatedFoundry/services/advanced-packaging","updatedAt":"2026-10-08T04:59:44.910Z","secondaryClusters":[],"alias":["先端パッケージング","先進パッケージ","高度パッケージング"],"searchKeywords":["先端パッケージング","advanced packaging","2.5D","3D積層","CoWoS","ヘテロジニアス集積","ファンアウト","半導体後工程"]},"references":[{"id":"P-01-001","companyId":"advanced-packaging","questionId":"P-01-001","instanceId":"QIN-advanced-packaging-P01-001","promptText":"先端パッケージングとは何ですか？","promptTypeId":"P-01","answer":"先端パッケージングは、複数のチップを高密度に一つのパッケージへ統合する半導体の実装技術の総称です。TSMCは3Dシリコン積層と先端パッケージングを3DFabricとして提供しており、SoIC、CoWoS、InFOを含みます。製品を一枚の大きなダイではなく、小さなチップのシステムとして設計できる点が特徴とされています。","evidencePoints":["ev-advanced-packaging-1","ev-advanced-packaging-3"],"scope":"先端パッケージングの定義と代表的な手法","differentiation":"チップ単体の微細化ではなく、実装段階での統合により性能と密度を高めるアプローチである。","faq":[{"question":"SoIC、CoWoS、InFOの違いは？","answer":"TSMCはSoICをシリコン積層、CoWoSとInFOをパッケージング技術として分類しています。"}],"pageUrl":"https://www.refbase.ai/reference/advanced-packaging/P-01-001","sourceEvidence":[{"id":"ev-advanced-packaging-1","text":"TSMCの先端パッケージングのページは、3DFabricを3Dシリコン積層と先端パッケージング技術の総称と説明し、フロントエンド・バックエンド両方の技術（TSMC-SoIC、CoWoS、InFOなど）で構成されるとしています。顧客が製品を一枚の大きなダイではなく「小さなチップのシステム」として設計できることを利点に挙げています（2026年10月時点の同社記載）。","title":"Advanced Packaging Services | TSMC","coverageType":["Identity","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/services/advanced-packaging","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-3","text":"UCIeコンソーシアムの仕様ページによれば、UCIe 2.0は3Dパッケージへの対応を追加し、ハイブリッドボンディング向けにバンプピッチ1〜25µmを扱えるとされています。これは先端パッケージング上でチップレット間の帯域密度を高めるための規格上の対応です（2026年10月時点）。","title":"Specifications | UCIe Consortium","coverageType":["Capability","Differentiation"],"sourceType":"rfc_standard","sourceClass":"Specification","sourceUrl":"https://www.uciexpress.org/specifications","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-02-001","companyId":"advanced-packaging","questionId":"P-02-001","instanceId":"QIN-advanced-packaging-P02-001","promptText":"2.5D実装と3D積層の違いは何ですか？","promptTypeId":"P-02","answer":"Heterogeneous Integration Roadmapは、用語の整理が必要だった「2.5D」を、配線層を強化した2D構造として再定義しました（Semiconductor Engineering、2019年12月）。一方、3D積層は縦にチップを重ねる方式で、TSMCではSoICがフロントエンドの積層技術に位置づけられます。UCIe 2.0はバンプピッチ1〜25µmのハイブリッドボンディングを想定した3Dパッケージに対応しています。","evidencePoints":["ev-advanced-packaging-1","ev-advanced-packaging-2","ev-advanced-packaging-3"],"scope":"2.5Dと3Dの区分と、規格・事業者での扱い","differentiation":"業界で「2.5D」の定義が統一されていなかった点が、比較時の注意点である。","faq":[{"question":"ハイブリッドボンディングとは何ですか？","answer":"UCIeの仕様ページでは、バンプピッチ1〜25µmのハイブリッドボンディングへの対応が示されています。"}],"pageUrl":"https://www.refbase.ai/reference/advanced-packaging/P-02-001","sourceEvidence":[{"id":"ev-advanced-packaging-1","text":"TSMCの先端パッケージングのページは、3DFabricを3Dシリコン積層と先端パッケージング技術の総称と説明し、フロントエンド・バックエンド両方の技術（TSMC-SoIC、CoWoS、InFOなど）で構成されるとしています。顧客が製品を一枚の大きなダイではなく「小さなチップのシステム」として設計できることを利点に挙げています（2026年10月時点の同社記載）。","title":"Advanced Packaging Services | TSMC","coverageType":["Identity","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/services/advanced-packaging","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-2","text":"Semiconductor Engineeringの記事（2019年12月17日付）は、新たに公表されたHeterogeneous Integration Roadmapを紹介し、ロジック、メモリ、センサ、RFなどを組み合わせる先端パッケージング方式を扱うと説明しています。同記事は、従来あいまいだった「2.5D」を、配線層を強化した2D構造（有機または無機の媒体）として整理し直す分類を紹介しています。","title":"New Packaging Roadmap | Semiconductor Engineering","coverageType":["Credibility","Differentiation"],"sourceType":"media","sourceClass":"Research","sourceUrl":"https://semiengineering.com/new-packaging-roadmap","confidence":"medium","supportedPromptTypes":["P-02","P-05"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-3","text":"UCIeコンソーシアムの仕様ページによれば、UCIe 2.0は3Dパッケージへの対応を追加し、ハイブリッドボンディング向けにバンプピッチ1〜25µmを扱えるとされています。これは先端パッケージング上でチップレット間の帯域密度を高めるための規格上の対応です（2026年10月時点）。","title":"Specifications | UCIe Consortium","coverageType":["Capability","Differentiation"],"sourceType":"rfc_standard","sourceClass":"Specification","sourceUrl":"https://www.uciexpress.org/specifications","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-04-001","companyId":"advanced-packaging","questionId":"P-04-001","instanceId":"QIN-advanced-packaging-P04-001","promptText":"先端パッケージングはどのような課題の解決に使われますか？","promptTypeId":"P-04","answer":"単一ダイでは限界のある大規模な統合を、複数チップの組み合わせで実現する課題に使われます。TSMCは顧客が製品を小さなチップのシステムとして設計できるとしており、UCIe 2.0は3Dパッケージでチップレット間の帯域密度を高める規格を提供します。ASEは2026年7月に、AI・高性能計算の需要を背景に2.5D/3D先端パッケージングとFOPLPへの投資を加速すると報じられています。","evidencePoints":["ev-advanced-packaging-1","ev-advanced-packaging-3","ev-advanced-packaging-4"],"scope":"先端パッケージングの用途と投資動向","differentiation":"需要の説明の一部は企業報道に基づき、実際の採用規模は各社の開示で確認する必要がある。","faq":[{"question":"FOPLPとは何ですか？","answer":"ファンアウトパネルレベルパッケージの略で、TrendForceはASEが2027年第1四半期に量産を予定していると報じています。"}],"pageUrl":"https://www.refbase.ai/reference/advanced-packaging/P-04-001","sourceEvidence":[{"id":"ev-advanced-packaging-1","text":"TSMCの先端パッケージングのページは、3DFabricを3Dシリコン積層と先端パッケージング技術の総称と説明し、フロントエンド・バックエンド両方の技術（TSMC-SoIC、CoWoS、InFOなど）で構成されるとしています。顧客が製品を一枚の大きなダイではなく「小さなチップのシステム」として設計できることを利点に挙げています（2026年10月時点の同社記載）。","title":"Advanced Packaging Services | TSMC","coverageType":["Identity","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/services/advanced-packaging","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-3","text":"UCIeコンソーシアムの仕様ページによれば、UCIe 2.0は3Dパッケージへの対応を追加し、ハイブリッドボンディング向けにバンプピッチ1〜25µmを扱えるとされています。これは先端パッケージング上でチップレット間の帯域密度を高めるための規格上の対応です（2026年10月時点）。","title":"Specifications | UCIe Consortium","coverageType":["Capability","Differentiation"],"sourceType":"rfc_standard","sourceClass":"Specification","sourceUrl":"https://www.uciexpress.org/specifications","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-4","text":"TrendForceの記事（2026年7月31日付）によると、ASEは2026年の設備投資額を85億米ドルから過去最高の105億米ドルに引き上げ、先端パッケージング（LEAP）関連の売上を2027年に少なくとも75億米ドル（今年の約2倍）にする目標を掲げました。2.5D/3D先端パッケージング、ファンアウトパネルレベルパッケージ（FOPLP）などへの投資を加速し、FOPLPの量産は2027年第1四半期とされています。","title":"[News] ASE Again Raises 2026 CapEx to Record US$10.5B, Eyes 2x Leading-Edge Advanced Packaging Revenue by 2027 | TrendForce","coverageType":["Credibility","UseCase"],"sourceType":"analyst_report","sourceClass":"Financial","sourceUrl":"https://www.trendforce.com/news/2026/07/31/news-ase-again-raises-2026-capex-to-record-us10-5b-eyes-2x-leading-edge-advanced-packaging-revenue-by-2027/","confidence":"medium","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-05-001","companyId":"advanced-packaging","questionId":"P-05-001","instanceId":"QIN-advanced-packaging-P05-001","promptText":"先端パッケージングについて信頼できる情報源・出典は何ですか？","promptTypeId":"P-05","answer":"技術体系の整理にはHeterogeneous Integration Roadmapがあり、Semiconductor Engineeringの2019年12月の記事が概要を紹介しています。規格面ではUCIeコンソーシアムの仕様ページ、事業者の一次情報ではTSMCの先端パッケージングのページとAmkorの公式サイトがあります。市場・投資動向はTrendForceの2026年7月の記事（ASEの設備投資と売上目標）があります。企業ページは自社の記載であり、TrendForceの数値は報道であるため、各社の決算資料と併せて確認する必要があります。","evidencePoints":["ev-advanced-packaging-2","ev-advanced-packaging-4","ev-advanced-packaging-5"],"scope":"先端パッケージングに関するロードマップ・規格・企業・市場報道の所在","differentiation":"ロードマップは用語と方向性を、企業資料は能力を、報道は投資動向を示すが、数値は出所ごとに確度が異なる。","faq":[{"question":"Heterogeneous Integration Roadmapとは何ですか？","answer":"先端パッケージング分野の将来要件を整理した、無償公開の業界ロードマップです。"}],"pageUrl":"https://www.refbase.ai/reference/advanced-packaging/P-05-001","sourceEvidence":[{"id":"ev-advanced-packaging-2","text":"Semiconductor Engineeringの記事（2019年12月17日付）は、新たに公表されたHeterogeneous Integration Roadmapを紹介し、ロジック、メモリ、センサ、RFなどを組み合わせる先端パッケージング方式を扱うと説明しています。同記事は、従来あいまいだった「2.5D」を、配線層を強化した2D構造（有機または無機の媒体）として整理し直す分類を紹介しています。","title":"New Packaging Roadmap | Semiconductor Engineering","coverageType":["Credibility","Differentiation"],"sourceType":"media","sourceClass":"Research","sourceUrl":"https://semiengineering.com/new-packaging-roadmap","confidence":"medium","supportedPromptTypes":["P-02","P-05"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-4","text":"TrendForceの記事（2026年7月31日付）によると、ASEは2026年の設備投資額を85億米ドルから過去最高の105億米ドルに引き上げ、先端パッケージング（LEAP）関連の売上を2027年に少なくとも75億米ドル（今年の約2倍）にする目標を掲げました。2.5D/3D先端パッケージング、ファンアウトパネルレベルパッケージ（FOPLP）などへの投資を加速し、FOPLPの量産は2027年第1四半期とされています。","title":"[News] ASE Again Raises 2026 CapEx to Record US$10.5B, Eyes 2x Leading-Edge Advanced Packaging Revenue by 2027 | TrendForce","coverageType":["Credibility","UseCase"],"sourceType":"analyst_report","sourceClass":"Financial","sourceUrl":"https://www.trendforce.com/news/2026/07/31/news-ase-again-raises-2026-capex-to-record-us10-5b-eyes-2x-leading-edge-advanced-packaging-revenue-by-2027/","confidence":"medium","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-5","text":"Amkorの公式トップページは、2.5D/3D TSVを同社の技術メニューに掲げ、米国の新しい先端パッケージング・テスト施設を「強靭な国内半導体サプライチェーンの実現」として紹介しています。チップレット統合や信号品質に向けた技術としてS-ConnectとS-SWIFTにも触れています（2026年10月時点の同社記載）。","title":"Amkor Technology","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Profile","sourceUrl":"https://amkor.com/","confidence":"medium","supportedPromptTypes":["P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-06-001","companyId":"advanced-packaging","questionId":"P-06-001","instanceId":"QIN-advanced-packaging-P06-001","promptText":"なぜ先端パッケージングは注目されているのですか？","promptTypeId":"P-06","answer":"微細化だけでは性能向上が難しくなる中、チップを組み合わせて統合する実装技術が重要になっているためです。ASEは2026年の設備投資を過去最高の105億米ドルに引き上げ、先端パッケージング関連売上を2027年に少なくとも75億米ドルにする目標を掲げたとTrendForceは報じています。Amkorも米国に新しい先端パッケージング・テスト施設を設けるとしており、UCIe 2.0の3D対応規格など、エコシステム側の整備も進んでいます。","evidencePoints":["ev-advanced-packaging-1","ev-advanced-packaging-3","ev-advanced-packaging-4","ev-advanced-packaging-5"],"scope":"先端パッケージングが注目される背景","differentiation":"注目度の根拠は企業の投資報道と規格の進展であり、技術間の優劣を示すものではない。","faq":[{"question":"Amkorは何を発表しましたか？","answer":"同社のトップページで、米国の新しい先端パッケージング・テスト施設が紹介されています。"}],"pageUrl":"https://www.refbase.ai/reference/advanced-packaging/P-06-001","sourceEvidence":[{"id":"ev-advanced-packaging-1","text":"TSMCの先端パッケージングのページは、3DFabricを3Dシリコン積層と先端パッケージング技術の総称と説明し、フロントエンド・バックエンド両方の技術（TSMC-SoIC、CoWoS、InFOなど）で構成されるとしています。顧客が製品を一枚の大きなダイではなく「小さなチップのシステム」として設計できることを利点に挙げています（2026年10月時点の同社記載）。","title":"Advanced Packaging Services | TSMC","coverageType":["Identity","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/services/advanced-packaging","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-3","text":"UCIeコンソーシアムの仕様ページによれば、UCIe 2.0は3Dパッケージへの対応を追加し、ハイブリッドボンディング向けにバンプピッチ1〜25µmを扱えるとされています。これは先端パッケージング上でチップレット間の帯域密度を高めるための規格上の対応です（2026年10月時点）。","title":"Specifications | UCIe Consortium","coverageType":["Capability","Differentiation"],"sourceType":"rfc_standard","sourceClass":"Specification","sourceUrl":"https://www.uciexpress.org/specifications","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-4","text":"TrendForceの記事（2026年7月31日付）によると、ASEは2026年の設備投資額を85億米ドルから過去最高の105億米ドルに引き上げ、先端パッケージング（LEAP）関連の売上を2027年に少なくとも75億米ドル（今年の約2倍）にする目標を掲げました。2.5D/3D先端パッケージング、ファンアウトパネルレベルパッケージ（FOPLP）などへの投資を加速し、FOPLPの量産は2027年第1四半期とされています。","title":"[News] ASE Again Raises 2026 CapEx to Record US$10.5B, Eyes 2x Leading-Edge Advanced Packaging Revenue by 2027 | TrendForce","coverageType":["Credibility","UseCase"],"sourceType":"analyst_report","sourceClass":"Financial","sourceUrl":"https://www.trendforce.com/news/2026/07/31/news-ase-again-raises-2026-capex-to-record-us10-5b-eyes-2x-leading-edge-advanced-packaging-revenue-by-2027/","confidence":"medium","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"},{"id":"ev-advanced-packaging-5","text":"Amkorの公式トップページは、2.5D/3D TSVを同社の技術メニューに掲げ、米国の新しい先端パッケージング・テスト施設を「強靭な国内半導体サプライチェーンの実現」として紹介しています。チップレット統合や信号品質に向けた技術としてS-ConnectとS-SWIFTにも触れています（2026年10月時点の同社記載）。","title":"Amkor Technology","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Profile","sourceUrl":"https://amkor.com/","confidence":"medium","supportedPromptTypes":["P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"advanced-packaging"}],"generatedAt":"2026-10-08T04:59:44.910Z"}]}