{"ok":true,"entity":{"id":"gate-all-around-transistor","name":"Gate-All-Around Transistor","entityType":"concept","officialName":"Gate-All-Around（GAA）トランジスタ","canonicalName":"Gate-All-Around Transistor","displayName":"Gate-All-Around Transistor","category":"半導体デバイス構造（トランジスタ）","shortDescription":"ゲート・オール・アラウンド（GAA）トランジスタは、チャネルの全周をゲートで囲む構造のトランジスタで、ナノシート型やナノワイヤ型があります。FinFETの後継として3nm・2nm世代で採用が進み、TSMCは2025年第4四半期に初の世代のナノシートを使うN2の量産を開始したと、Intelは18AのRibbonFETでGAAを採用していると、それぞれ自社ページで説明しています（2026年10月時点）。","primaryCluster":"semiconductors","parentEntity":null,"verificationStatus":"draft","website":"https://www.imec-int.com/en/articles/entering-nanosheet-transistor-era-0","updatedAt":"2026-10-08T04:59:44.910Z","secondaryClusters":[],"alias":["GAAFET","GAAトランジスタ","ナノシートトランジスタ","ゲートオールアラウンド"],"searchKeywords":["GAA","GAAFET","ゲートオールアラウンド","ナノシート","nanosheet","RibbonFET","FinFET後継","2nm"]},"references":[{"id":"P-01-001","companyId":"gate-all-around-transistor","questionId":"P-01-001","instanceId":"QIN-gate-all-around-transistor-P01-001","promptText":"ゲート・オール・アラウンド（GAA）トランジスタとは何ですか？","promptTypeId":"P-01","answer":"GAAトランジスタは、チャネルの全周をゲートで囲む構造のトランジスタです。imecの解説では、ナノシート型はシート状のチャネルを垂直に積層し、高誘電率／メタルゲートがチャネルを完全に取り囲むと説明されています。ゲートによる電気的な制御力が高まり、FinFETで難しくなったスケーリングを継続する構造として位置づけられています。","evidencePoints":["ev-gate-all-around-transistor-1","ev-gate-all-around-transistor-2"],"scope":"GAAトランジスタの構造と基本的な特徴","differentiation":"imecの解説は、チャネルを高誘電率／メタルゲートが完全に取り囲む点を構造上の特徴として示している。","faq":[{"question":"ナノシートとナノワイヤの違いは？","answer":"どちらもGAA構造ですが、チャネルの形状がシート状かワイヤ状かで区別されます。"}],"pageUrl":"https://www.refbase.ai/reference/gate-all-around-transistor/P-01-001","sourceEvidence":[{"id":"ev-gate-all-around-transistor-1","text":"imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。","title":"Entering the nanosheet transistor era | imec","coverageType":["Identity","Capability","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/entering-nanosheet-transistor-era-0","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-2","text":"imecの2018年12月3日付の発表は、積層ナノワイヤGAAトランジスタの研究で、リング発振器のゲート遅延が24psから10psに改善したと報告しています。同研究を主導したNaoto Horiguchi氏は、GAAナノワイヤトランジスタはN5より先のノードでFinFETを置き換える有力候補だと述べています（Intel、TSMC、Samsungなどとの共同研究）。","title":"Imec improves performance and understanding of stacked nanowire Gate-All-Around transistors for N3 and beyond | imec","coverageType":["Credibility","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/imec-improves-performance-and-understanding-of-stacked-nanowire-gate-all-around-transistors","confidence":"medium","supportedPromptTypes":["P-01","P-02","P-05"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-02-001","companyId":"gate-all-around-transistor","questionId":"P-02-001","instanceId":"QIN-gate-all-around-transistor-P02-001","promptText":"GAAトランジスタとFinFETの違いは何ですか？","promptTypeId":"P-02","answer":"imecの説明では、FinFETは微細化のためにフィン数を減らしながらフィンを高く細くする必要があり、駆動電流の低下やばらつきが生じます。ナノシートGAAはチャネルを垂直に積み重ねることで、フットプリントあたりの駆動電流を高められるとされます。また、2018年のimecの研究では積層ナノワイヤGAAのゲート遅延が24psから10psに改善しており、N5より先でFinFETを置き換える候補と位置づけられていました。","evidencePoints":["ev-gate-all-around-transistor-1","ev-gate-all-around-transistor-2"],"scope":"GAAとFinFETの構造・特性比較","differentiation":"積層による電流確保と全周ゲート制御が主な違いだが、製造や歪みの制御という新たな課題も指摘されている。","faq":[{"question":"FinFETはもう使われないのですか？","answer":"根拠資料から確認できるのは、先端ノードでGAAへの移行が進んでいる点です。既存世代でのFinFETの継続利用の程度は、ここでは断定しません。"}],"pageUrl":"https://www.refbase.ai/reference/gate-all-around-transistor/P-02-001","sourceEvidence":[{"id":"ev-gate-all-around-transistor-1","text":"imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。","title":"Entering the nanosheet transistor era | imec","coverageType":["Identity","Capability","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/entering-nanosheet-transistor-era-0","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-2","text":"imecの2018年12月3日付の発表は、積層ナノワイヤGAAトランジスタの研究で、リング発振器のゲート遅延が24psから10psに改善したと報告しています。同研究を主導したNaoto Horiguchi氏は、GAAナノワイヤトランジスタはN5より先のノードでFinFETを置き換える有力候補だと述べています（Intel、TSMC、Samsungなどとの共同研究）。","title":"Imec improves performance and understanding of stacked nanowire Gate-All-Around transistors for N3 and beyond | imec","coverageType":["Credibility","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/imec-improves-performance-and-understanding-of-stacked-nanowire-gate-all-around-transistors","confidence":"medium","supportedPromptTypes":["P-01","P-02","P-05"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-04-001","companyId":"gate-all-around-transistor","questionId":"P-04-001","instanceId":"QIN-gate-all-around-transistor-P04-001","promptText":"GAAトランジスタはどのような課題の解決に使われますか？","promptTypeId":"P-04","answer":"FinFETの微細化限界、つまり駆動電流の低下とばらつきの課題を乗り越えるために使われます。TSMCは2025年第4四半期に第1世代のナノシートを採用したN2の量産を開始したと自社ページで述べ、IntelはRibbonFETによるGAAを18Aに採用し、米国での量産段階にあるとしています。Intelは18Aで、Intel 3比で同電力時の性能が最大18%向上すると公称しています。","evidencePoints":["ev-gate-all-around-transistor-1","ev-gate-all-around-transistor-4","ev-gate-all-around-transistor-5"],"scope":"GAAが解決する課題と採用例","differentiation":"性能向上の数値は各社の公称値であり、プロセス間の単純比較はできない。","faq":[{"question":"GAAは何nm世代から使われていますか？","answer":"imecの2022年の記事は、3nmと2nm世代で主要ファウンドリがナノシートへ移行を始めたと述べています。"}],"pageUrl":"https://www.refbase.ai/reference/gate-all-around-transistor/P-04-001","sourceEvidence":[{"id":"ev-gate-all-around-transistor-1","text":"imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。","title":"Entering the nanosheet transistor era | imec","coverageType":["Identity","Capability","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/entering-nanosheet-transistor-era-0","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-4","text":"TSMCの2nm技術ページは、N2が業界をリードする第1世代のナノシートトランジスタ技術を特徴とし、2025年第4四半期に計画どおり量産を開始したと記載しています。N2Pは2026年後半の量産を計画しているとされます（2026年10月時点の同社記載）。","title":"2nm Technology | Taiwan Semiconductor Manufacturing Company Limited","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm","confidence":"high","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-5","text":"Intelの18Aプロセスのページは、RibbonFETをチャネルがゲートに完全に囲まれるGAAトランジスタ構造と説明し、18Aが米国で量産段階にあるとしています。Intel 3比で同電力時の性能が最大18%向上し、同性能時の消費電力が38%低いとされています（同社の公称値、2026年10月時点）。","title":"Intel 18A | Intel Foundry","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.intel.com/content/www/us/en/foundry/process/18a.html","confidence":"medium","supportedPromptTypes":["P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-05-001","companyId":"gate-all-around-transistor","questionId":"P-05-001","instanceId":"QIN-gate-all-around-transistor-P05-001","promptText":"GAAトランジスタについて信頼できる情報源・出典は何ですか？","promptTypeId":"P-05","answer":"研究機関の資料としては、imecの2022年2月のナノシート解説と2018年12月のナノワイヤ研究の発表があります。学術的な計測研究としては、2025年7月のarXiv論文が試作GAAの歪みと界面ラフネスを原子レベルで定量化しています。量産状況の一次情報はTSMCのN2ページとIntelの18Aページですが、いずれも企業自身の記載です。arXiv論文はプレプリントで査読済みとは限らず、性能値は各社の公称値である点に注意してください。","evidencePoints":["ev-gate-all-around-transistor-2","ev-gate-all-around-transistor-3","ev-gate-all-around-transistor-4"],"scope":"GAAに関する研究機関・論文・企業資料の所在","differentiation":"研究資料は構造と課題を、企業資料は量産状況を示すが、後者は自社の記載である。","faq":[{"question":"imecとは何ですか？","answer":"ベルギーを拠点とする半導体研究機関で、各社と共同研究を行っています。"}],"pageUrl":"https://www.refbase.ai/reference/gate-all-around-transistor/P-05-001","sourceEvidence":[{"id":"ev-gate-all-around-transistor-2","text":"imecの2018年12月3日付の発表は、積層ナノワイヤGAAトランジスタの研究で、リング発振器のゲート遅延が24psから10psに改善したと報告しています。同研究を主導したNaoto Horiguchi氏は、GAAナノワイヤトランジスタはN5より先のノードでFinFETを置き換える有力候補だと述べています（Intel、TSMC、Samsungなどとの共同研究）。","title":"Imec improves performance and understanding of stacked nanowire Gate-All-Around transistors for N3 and beyond | imec","coverageType":["Credibility","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/imec-improves-performance-and-understanding-of-stacked-nanowire-gate-all-around-transistors","confidence":"medium","supportedPromptTypes":["P-01","P-02","P-05"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-3","text":"2025年7月にarXivへ投稿された論文（Karapetyan氏、Muller氏ら）は、電子タイコグラフィによりGAAトランジスタの試作品を原子レベルで3D計測し、5nmのチャネル内でバルク的な構造を保つ原子は60%にとどまるなど、歪みや界面ラフネスが性能に影響する要因として定量化できたと報告しています。","title":"3D Atomic-Scale Metrology of Strain Relaxation and Roughness in Gate-All-Around (GAA) Transistors via Electron Ptychography","coverageType":["Credibility","Differentiation"],"sourceType":"research_paper","sourceClass":"Research","sourceUrl":"https://arxiv.org/abs/2507.07265","confidence":"medium","supportedPromptTypes":["P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-4","text":"TSMCの2nm技術ページは、N2が業界をリードする第1世代のナノシートトランジスタ技術を特徴とし、2025年第4四半期に計画どおり量産を開始したと記載しています。N2Pは2026年後半の量産を計画しているとされます（2026年10月時点の同社記載）。","title":"2nm Technology | Taiwan Semiconductor Manufacturing Company Limited","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm","confidence":"high","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"}],"generatedAt":"2026-10-08T04:59:44.910Z"},{"id":"P-06-001","companyId":"gate-all-around-transistor","questionId":"P-06-001","instanceId":"QIN-gate-all-around-transistor-P06-001","promptText":"なぜGAAトランジスタは半導体業界で注目されているのですか？","promptTypeId":"P-06","answer":"先端ノードの微細化を続けるために、FinFETの後継構造として採用が進んでいるためです。imecは3nm・2nm世代で主要ファウンドリがナノシートへ移行し始めたと説明しています。実際にTSMCは2025年第4四半期にN2の量産を開始し、IntelはRibbonFETを使う18Aを量産段階にあるとしています。一方で、2025年の研究は歪みや界面ラフネスなど、性能に影響する原子レベルの課題を示しています。","evidencePoints":["ev-gate-all-around-transistor-1","ev-gate-all-around-transistor-3","ev-gate-all-around-transistor-4","ev-gate-all-around-transistor-5"],"scope":"GAAが注目される理由と課題","differentiation":"採用は進んでいるが、材料・界面の課題が研究段階で残る。","faq":[{"question":"GAAの次の構造はありますか？","answer":"imecの2022年の記事は、ナノシートの発展形としてフォークシートとCFETを紹介しています。"}],"pageUrl":"https://www.refbase.ai/reference/gate-all-around-transistor/P-06-001","sourceEvidence":[{"id":"ev-gate-all-around-transistor-1","text":"imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。","title":"Entering the nanosheet transistor era | imec","coverageType":["Identity","Capability","Differentiation"],"sourceType":"industry_reference","sourceClass":"Research","sourceUrl":"https://www.imec-int.com/en/articles/entering-nanosheet-transistor-era-0","confidence":"high","supportedPromptTypes":["P-01","P-02","P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-3","text":"2025年7月にarXivへ投稿された論文（Karapetyan氏、Muller氏ら）は、電子タイコグラフィによりGAAトランジスタの試作品を原子レベルで3D計測し、5nmのチャネル内でバルク的な構造を保つ原子は60%にとどまるなど、歪みや界面ラフネスが性能に影響する要因として定量化できたと報告しています。","title":"3D Atomic-Scale Metrology of Strain Relaxation and Roughness in Gate-All-Around (GAA) Transistors via Electron Ptychography","coverageType":["Credibility","Differentiation"],"sourceType":"research_paper","sourceClass":"Research","sourceUrl":"https://arxiv.org/abs/2507.07265","confidence":"medium","supportedPromptTypes":["P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-4","text":"TSMCの2nm技術ページは、N2が業界をリードする第1世代のナノシートトランジスタ技術を特徴とし、2025年第4四半期に計画どおり量産を開始したと記載しています。N2Pは2026年後半の量産を計画しているとされます（2026年10月時点の同社記載）。","title":"2nm Technology | Taiwan Semiconductor Manufacturing Company Limited","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_2nm","confidence":"high","supportedPromptTypes":["P-04","P-05","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"},{"id":"ev-gate-all-around-transistor-5","text":"Intelの18Aプロセスのページは、RibbonFETをチャネルがゲートに完全に囲まれるGAAトランジスタ構造と説明し、18Aが米国で量産段階にあるとしています。Intel 3比で同電力時の性能が最大18%向上し、同性能時の消費電力が38%低いとされています（同社の公称値、2026年10月時点）。","title":"Intel 18A | Intel Foundry","coverageType":["UseCase","Capability"],"sourceType":"official_site","sourceClass":"Documentation","sourceUrl":"https://www.intel.com/content/www/us/en/foundry/process/18a.html","confidence":"medium","supportedPromptTypes":["P-04","P-06"],"needsVerification":true,"sourceVerified":false,"entityId":"gate-all-around-transistor"}],"generatedAt":"2026-10-08T04:59:44.910Z"}]}