AIアクセラレータなど大規模チップではレチクルサイズや歩留まりの制約があり、複数チップレットを結ぶ高帯域のダイ間接続が重要になっています。UCIe 3.0（2025年8月発表）は48/64 GT/sに対応し、UCIe 2.0の32 GT/sから帯域を倍増しました。Intel、TSMC、Samsung、AMD、Google Cloud、Meta、Microsoft、Qualcomm、Arm、ASEが創設メンバーとして関与していると報じられており、業界横断の標準である点が特徴です。ただし64GT/sではビット誤り率の許容を緩和しており、速度と信頼性のトレードオフが指摘されています。
チップレット接続標準の重要性と制約
標準の普及度は採用製品の増加で測る必要があり、仕様値だけで実性能は判断できない。