Moore's Law

Concept

半導体産業の経験則・ロードマップ概念

最終更新: 2026-10-08

5 References

https://www.refbase.ai/entity/moores-law

Knowledge Dossier

公開済みEvidenceをIdentity / Capability / Credibility / Use Case / Constraints・Current Statusの軸で機械的に集約したものです(新規の主張・推測は含みません)。

Identity

  • Intelの解説ページ(2023年9月18日付)は、ゴードン・ムーアが1965年4月19日のElectronics誌で集積回路上のトランジスタ数が毎年倍増すると予測し、1975年に「2年ごとの倍増」へ修正したと説明しています。同社は、これは自然法則ではなく技術革新に依存する将来への予測であり、今後10年以上維持できる自信があると述べています。検証待ち Moore's Law | Intel Newsroom
  • コンピュータ歴史博物館の収蔵資料は、Electronics誌第38巻(1965年4〜6月)に掲載されたゴードン・E・ムーアの論文「Cramming more components onto integrated circuits」(114ページ、1965年4月19日付)を、後にムーアの法則と呼ばれるようになった考えの原典と位置づけています。検証待ち Moore's 1965 article (Electronics, vol. 38) | Computer History Museum

Capability

  • IEEEマイルストーン「Moore's Law, 1965」(2018年8月15日に顕彰)の説明によると、ムーアは当初、部品数が12か月ごとに倍増し1975年に1チップ65,000個に達すると予測し、1975年に2年ごとの倍増へ修正しました。この予測は50年以上にわたり電子機器と計算機の発展の指針となり、Intelの2015年報告はこれが20年間で少なくとも3兆ドルの追加GDPをもたらしたと推計したと記されています。検証待ち Milestones: Moore's Law, 1965 | Engineering and Technology History Wiki
  • imecの記事(2023年2月2日付)は、チップのスケーリングロードマップとして、7nmから2ångström(0.2nm)まで2036年までに2〜2.5年のペースで進むとの見通しを示し、これを「ムーアの法則の継続」を可能にするものと位置づけています。FinFET→GAA→フォークシート→CFETというトランジスタ構造の進展や、EUVからHigh-NA EUVへの移行が含まれ、スケーリング・メモリ・電力・持続可能性・コストの5つの「壁」があるとされています。検証待ち Smaller, better, faster: imec presents chip scaling roadmap | imec

Credibility

  • コンピュータ歴史博物館の収蔵資料は、Electronics誌第38巻(1965年4〜6月)に掲載されたゴードン・E・ムーアの論文「Cramming more components onto integrated circuits」(114ページ、1965年4月19日付)を、後にムーアの法則と呼ばれるようになった考えの原典と位置づけています。検証待ち Moore's 1965 article (Electronics, vol. 38) | Computer History Museum
  • IEEEマイルストーン「Moore's Law, 1965」(2018年8月15日に顕彰)の説明によると、ムーアは当初、部品数が12か月ごとに倍増し1975年に1チップ65,000個に達すると予測し、1975年に2年ごとの倍増へ修正しました。この予測は50年以上にわたり電子機器と計算機の発展の指針となり、Intelの2015年報告はこれが20年間で少なくとも3兆ドルの追加GDPをもたらしたと推計したと記されています。検証待ち Milestones: Moore's Law, 1965 | Engineering and Technology History Wiki
  • imecの解説ページは、ムーアの法則は「従来の解釈では鈍化しているかもしれないが、それが象徴するイノベーションの精神は続く」とし、量子効果によるリーク電流、高騰する製造コスト、シリコンの電気特性の限界を課題に挙げています。対応策として、EUV・High-NA EUV、ゲート・オール・アラウンドやナノシート、3D集積、CMOS 2.0を挙げています(2026年10月時点)。検証待ち Is Moore's law dead? | imec

Use Case

  • IEEEマイルストーン「Moore's Law, 1965」(2018年8月15日に顕彰)の説明によると、ムーアは当初、部品数が12か月ごとに倍増し1975年に1チップ65,000個に達すると予測し、1975年に2年ごとの倍増へ修正しました。この予測は50年以上にわたり電子機器と計算機の発展の指針となり、Intelの2015年報告はこれが20年間で少なくとも3兆ドルの追加GDPをもたらしたと推計したと記されています。検証待ち Milestones: Moore's Law, 1965 | Engineering and Technology History Wiki

Constraints / Current Status

  • Intelの解説ページ(2023年9月18日付)は、ゴードン・ムーアが1965年4月19日のElectronics誌で集積回路上のトランジスタ数が毎年倍増すると予測し、1975年に「2年ごとの倍増」へ修正したと説明しています。同社は、これは自然法則ではなく技術革新に依存する将来への予測であり、今後10年以上維持できる自信があると述べています。検証待ち Moore's Law | Intel Newsroom
  • imecの解説ページは、ムーアの法則は「従来の解釈では鈍化しているかもしれないが、それが象徴するイノベーションの精神は続く」とし、量子効果によるリーク電流、高騰する製造コスト、シリコンの電気特性の限界を課題に挙げています。対応策として、EUV・High-NA EUV、ゲート・オール・アラウンドやナノシート、3D集積、CMOS 2.0を挙げています(2026年10月時点)。検証待ち Is Moore's law dead? | imec
  • imecの記事(2023年2月2日付)は、チップのスケーリングロードマップとして、7nmから2ångström(0.2nm)まで2036年までに2〜2.5年のペースで進むとの見通しを示し、これを「ムーアの法則の継続」を可能にするものと位置づけています。FinFET→GAA→フォークシート→CFETというトランジスタ構造の進展や、EUVからHigh-NA EUVへの移行が含まれ、スケーリング・メモリ・電力・持続可能性・コストの5つの「壁」があるとされています。検証待ち Smaller, better, faster: imec presents chip scaling roadmap | imec

Key References

Knowledge Graph

References — 問い別の知識

データアクセス

各APIエンドポイントはJSON形式でデータを返します。生成AIのツール呼び出し・RAG連携での利用を想定しています。