Gate-All-Around Transistor

Identity

• imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。検証待ち Entering the nanosheet transistor era | imec

Capability

• imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。検証待ち Entering the nanosheet transistor era | imec
• TSMCの2nm技術ページは、N2が業界をリードする第1世代のナノシートトランジスタ技術を特徴とし、2025年第4四半期に計画どおり量産を開始したと記載しています。N2Pは2026年後半の量産を計画しているとされます（2026年10月時点の同社記載）。検証待ち 2nm Technology | Taiwan Semiconductor Manufacturing Company Limited
• Intelの18Aプロセスのページは、RibbonFETをチャネルがゲートに完全に囲まれるGAAトランジスタ構造と説明し、18Aが米国で量産段階にあるとしています。Intel 3比で同電力時の性能が最大18%向上し、同性能時の消費電力が38%低いとされています（同社の公称値、2026年10月時点）。検証待ち Intel 18A | Intel Foundry

Credibility

• imecの2018年12月3日付の発表は、積層ナノワイヤGAAトランジスタの研究で、リング発振器のゲート遅延が24psから10psに改善したと報告しています。同研究を主導したNaoto Horiguchi氏は、GAAナノワイヤトランジスタはN5より先のノードでFinFETを置き換える有力候補だと述べています（Intel、TSMC、Samsungなどとの共同研究）。検証待ち Imec improves performance and understanding of stacked nanowire Gate-All-Around transistors for N3 and beyond | imec
• 2025年7月にarXivへ投稿された論文（Karapetyan氏、Muller氏ら）は、電子タイコグラフィによりGAAトランジスタの試作品を原子レベルで3D計測し、5nmのチャネル内でバルク的な構造を保つ原子は60%にとどまるなど、歪みや界面ラフネスが性能に影響する要因として定量化できたと報告しています。検証待ち 3D Atomic-Scale Metrology of Strain Relaxation and Roughness in Gate-All-Around (GAA) Transistors via Electron Ptychography

Use Case

• TSMCの2nm技術ページは、N2が業界をリードする第1世代のナノシートトランジスタ技術を特徴とし、2025年第4四半期に計画どおり量産を開始したと記載しています。N2Pは2026年後半の量産を計画しているとされます（2026年10月時点の同社記載）。検証待ち 2nm Technology | Taiwan Semiconductor Manufacturing Company Limited
• Intelの18Aプロセスのページは、RibbonFETをチャネルがゲートに完全に囲まれるGAAトランジスタ構造と説明し、18Aが米国で量産段階にあるとしています。Intel 3比で同電力時の性能が最大18%向上し、同性能時の消費電力が38%低いとされています（同社の公称値、2026年10月時点）。検証待ち Intel 18A | Intel Foundry

Constraints / Current Status

• imecの解説記事（2022年2月11日付）は、ナノシートトランジスタを、シート状のチャネルを垂直に積み重ね、高誘電率／メタルゲートがチャネルを完全に取り囲むGAA構造と説明しています。FinFETは、フィン数を減らしつつ高く細くすることで駆動電流の低下やばらつきが生じるが、ナノシートは積層によりフットプリントあたりの駆動電流を高められるとしています。検証待ち Entering the nanosheet transistor era | imec
• imecの2018年12月3日付の発表は、積層ナノワイヤGAAトランジスタの研究で、リング発振器のゲート遅延が24psから10psに改善したと報告しています。同研究を主導したNaoto Horiguchi氏は、GAAナノワイヤトランジスタはN5より先のノードでFinFETを置き換える有力候補だと述べています（Intel、TSMC、Samsungなどとの共同研究）。検証待ち Imec improves performance and understanding of stacked nanowire Gate-All-Around transistors for N3 and beyond | imec
• 2025年7月にarXivへ投稿された論文（Karapetyan氏、Muller氏ら）は、電子タイコグラフィによりGAAトランジスタの試作品を原子レベルで3D計測し、5nmのチャネル内でバルク的な構造を保つ原子は60%にとどまるなど、歪みや界面ラフネスが性能に影響する要因として定量化できたと報告しています。検証待ち 3D Atomic-Scale Metrology of Strain Relaxation and Roughness in Gate-All-Around (GAA) Transistors via Electron Ptychography

Key References

• なぜGAAトランジスタは半導体業界で注目されているのですか？
• GAAトランジスタについて信頼できる情報源・出典は何ですか？
• ゲート・オール・アラウンド（GAA）トランジスタとは何ですか？

Related

• imec— imecはナノシート／ナノワイヤGAAトランジスタの研究・解説を公表している（2018年12月および2022年2月の記事）。
• TSMC— TSMCは第1世代のナノシートトランジスタを採用したN2の量産を2025年第4四半期に開始したと自社ページで記載している。
• Intel— IntelはGAA構造のRibbonFETを18Aプロセスに採用していると自社ページで説明している（2026年10月時点）。
• Samsung Electronics— imecの2022年の記事は、Samsung、Intel、TSMC、IBMがFinFETからナノシート構造への移行を進めていると説明している。
• Moore's Law— imecは、ムーアの法則を継続させる手段として、ゲート・オール・アラウンドやナノシートなどの新しいトランジスタ構造を挙げている。