Heterogeneous Integration Roadmapは、用語の整理が必要だった「2.5D」を、配線層を強化した2D構造として再定義しました（Semiconductor Engineering、2019年12月）。一方、3D積層は縦にチップを重ねる方式で、TSMCではSoICがフロントエンドの積層技術に位置づけられます。UCIe 2.0はバンプピッチ1〜25µmのハイブリッドボンディングを想定した3Dパッケージに対応しています。
2.5Dと3Dの区分と、規格・事業者での扱い
業界で「2.5D」の定義が統一されていなかった点が、比較時の注意点である。