単一ダイでは限界のある大規模な統合を、複数チップの組み合わせで実現する課題に使われます。TSMCは顧客が製品を小さなチップのシステムとして設計できるとしており、UCIe 2.0は3Dパッケージでチップレット間の帯域密度を高める規格を提供します。ASEは2026年7月に、AI・高性能計算の需要を背景に2.5D/3D先端パッケージングとFOPLPへの投資を加速すると報じられています。
先端パッケージングの用途と投資動向
需要の説明の一部は企業報道に基づき、実際の採用規模は各社の開示で確認する必要がある。