大型ダイの歩留まり低下とコストの課題に対し、小さなダイを組み合わせて規模を確保できるためです。UCIeコンソーシアムは、チップレットを複数ベンダーから調達できる市場の形成を目指しており、仕様は2.0で3Dパッケージ、3.0で64GT/sまで拡張されています（2026年10月時点）。AMDはコスト約0.59倍の例を示していますが、ダイ間通信の遅延や設計工数という課題も併記されています。
チップレットが注目される理由
注目の背景には規格の整備と採用事例があるが、全用途で最適とは限らない。